TUGAS PENDAHULUAN 2 MODUL 3
Kondisi →Percobaan 3 Kondisi 1
Percobaan 3 Kondisi 1:Buatlah rangkaian seperti gambar percobaan 3.a,
ganti probe menjadi seven segment
2. Gambar Rangkaian [Kembali]
.png)
4. Prinsip Kerja Rangkaian
[Kembali]
Percobaan ini merupakan percobaan 3 kondisi 1 dimana terdapat 1 rangkaian:
Rangkaian pencacah sinkron di atas menggunakan dua buah pencacah yaitu IC 74193 dan 74192 yang keluarannya dihubungkan dengan seven segment dan kaki masukannya dihubungkan dengan saklar yang dihubungkan dengan Vcc dan ground.
Jika kita mengubah nilai input D0, D1, D2, D3 yang terhubung ke sakelar B4, B5, B6 dan B7, input cabang atas yang terhubung ke sakelar B1 akan menghasilkan logika 1, sakelar B2 yang terhubung ke cabang bawah adalah. logika 0 dan sakelar B3 dan PL dan cabang MR yang terhubung ke B0 adalah logika 0, sehingga rangkaian dalam mode arus balik. Saat up counter menghitung angka atau nilai biner dari rendah ke tinggi. Jadi penghitung 74193 dan penghitung 74192 menghitung apa yang ditampilkan dalam tujuh segmen desimal secara berurutan dari 0 hingga 15, yaitu. dalam biner dari 0000 sampai 1111.
Jika kita mengubah nilai input D0, D1, D2, D3 yang terhubung ke sakelar B4, B5, B6 dan B7, input kaki atas yang terhubung ke sakelar B1 akan menerima nilai logika 0, dan yang terhubung ke sakelar B2 Kaki bawah . memiliki nilai logika 1, serta cabang PL dan MR terhubung ke saklar B3 dan B0 dengan logika 0, maka rangkaian di counter. Saat penghitung turun menghitung angka atau nilai biner dari tinggi ke rendah. Hitung 74193 dan hitung 74192 hitung atau hitung apa yang muncul dalam tujuh segmen secara berurutan dari 15 hingga 0, yaitu. dalam biner dari 1111 hingga 0000.
Jika kita mengubah nilai input D0, D1, D2, D3 yang terhubung ke sakelar B4, B5, B6 dan B7, input kaki atas yang terhubung ke sakelar B1 akan menghasilkan logika 1, sakelar B2 yang terhubung ke kaki bawah terhubung. ke logika 0. terhubung ke switch B3 logika 1 di cabang PL dan logika 0 di cabang MR terhubung ke switch B0, sehingga output dari tujuh segmen mempertahankan nilai sebelumnya (tidak berubah).
Jika kita menerapkan logika ke cabang MR yang berlogika 1, rangkaian akan direset, sehingga angka heksadesimal dari tujuh segmen adalah 0.
5. Link Download [Kembali]
Link Video Percobaan [klik]
Link Datasheet [klik]
Komentar
Posting Komentar