LAPORAN AKHIR 2 MODUL 3
Laporan Akhir 2 Modul 3
PERCOBAAN 3
1. Jurnal
[Kembali]
2. Alat Dan Bahan
[Kembali]
- Panel DL 2203D
- Panel DL 2203C
- Panel DL 2203S
4. Jumper
3. Rangkaian Simulasi
[Kembali]
.png)
4. Prinsip Kerja Rangkaian
[Kembali]
Percobaan ini merupakan percobaan 3 dimana terdapat 2 rangkaian: yang mana memakai gerbang or dan ada yang tidak memakai gerbang or . Rangkaian pencacah sinkron di atas menggunakan dua buah pencacah yaitu IC 74193 dan 74192 yang keluarannya dihubungkan dengan seven segment dan kaki masukannya dihubungkan dengan saklar yang dihubungkan dengan Vcc dan ground.
Jika kita mengubah nilai input D0, D1, D2, D3 yang terhubung ke sakelar B4, B5, B6 dan B7, input cabang atas yang terhubung ke sakelar B1 akan menghasilkan logika 1, sakelar B2 yang terhubung ke cabang bawah adalah. logika 0 dan sakelar B3 dan PL dan cabang MR yang terhubung ke B0 adalah logika 0, sehingga rangkaian dalam mode arus balik. Saat up counter menghitung angka atau nilai biner dari rendah ke tinggi. Jadi penghitung 74193 dan penghitung 74192 menghitung apa yang ditampilkan dalam tujuh segmen desimal secara berurutan dari 0 hingga 15, yaitu. dalam biner dari 0000 sampai 1111.
Jika kita mengubah nilai input D0, D1, D2, D3 yang terhubung ke sakelar B4, B5, B6 dan B7, input kaki atas yang terhubung ke sakelar B1 akan menerima nilai logika 0, dan yang terhubung ke sakelar B2 Kaki bawah . memiliki nilai logika 1, serta cabang PL dan MR terhubung ke saklar B3 dan B0 dengan logika 0, maka rangkaian di counter. Saat penghitung turun menghitung angka atau nilai biner dari tinggi ke rendah. Hitung 74193 dan hitung 74192 hitung atau hitung apa yang muncul dalam tujuh segmen secara berurutan dari 15 hingga 0, yaitu. dalam biner dari 1111 hingga 0000.
Jika kita mengubah nilai input D0, D1, D2, D3 yang terhubung ke sakelar B4, B5, B6 dan B7, input kaki atas yang terhubung ke sakelar B1 akan menghasilkan logika 1, sakelar B2 yang terhubung ke kaki bawah terhubung. ke logika 0. terhubung ke switch B3 logika 1 di cabang PL dan logika 0 di cabang MR terhubung ke switch B0, sehingga output dari tujuh segmen mempertahankan nilai sebelumnya (tidak berubah).
Jika kita menerapkan logika ke cabang MR yang berlogika 1, rangkaian akan direset, sehingga angka heksadesimal dari tujuh segmen adalah 0.
6. Analisa [Kembali]
1.) Analisa pengaruh PL pada Ic yang digunakan
Penggunaan input PL meningkatkan nilai awal yang fleksibel dan kondisi eksternalnya terhalang berhubungan, hal ini bisa dihubungkan dalam aplikasi. Seperti sinkronasi dengan pembawa eksternal akan penghadiran berlaku yang mudah digunakan pada saat ini sinkron. Saat inputPL digunakan nilai awal
2.) Analisa pengaruh gerbang or pada percobaan
Yaitu peningkatan jumlah bit, or dapat meningkatkan jumlah bit pada counter,maka dengan menggunakan gerbang or kita dapat menghubungkan 2-4 bit counter untuk membentuk 8 bit counter hal ini kita tambah makin besar /memperluas perhitungan counter.
3.) Analisa Counter up dan counter down pada data percobaan 3a dan 3b
Pada percobaan 3a itu counter up karena tanpa penambahan gerbang or setiap bit pada counter akan disinkronmasikan sesuai counter biner dan setiap risingngedge dan rising down dari edge nilai counter akan bertambah sesuai seperti dengan counterbiner.
Pada percoobann 3b itu counter down yang mana itu menggunakan gerbang or yang berlaku dengan perhitungan nilai yang sesuai dengan counter biner, tapi dengan kemungkinan pengurangan bit yang lebih tinggi sesuai dengan logika gerbang or.
➤Download HTML klik disini
➤Download Simulasi Rangkaian klik disini
➤Download Video Praktikum klik disini
➤Download Datasheet klik disini
Komentar
Posting Komentar