TUGAS PENDAHULUAN 1 MODUL 2
Kondisi →Percobaan 1 Kondisi 9
Buatlah Rangkaian J-K Flip Flop dan D fLIP fLOP
Input B0=0, B1=1, B2=clock, B3=don’t care, B4=0, B5=don’t care, B6=don’t care
2. Gambar Rangkaian [Kembali]
.png)
4. Prinsip Kerja Rangkaian
[Kembali]
Percobaan ini merupakan percobaan 1 kondisi 9 dimana terdapat 1 rangkaian:
Skema di atas adalah gambar rangkaian flip-flop J-K dan input D-fLIP-flop B0=0, B1=1, B2=clock, B3=don't care, B4=0, B5=don't care, B6=cu aku tidak peduli Flip-flop adalah sirkuit elektronik yang memiliki dua keadaan stabil dan dapat digunakan untuk menyimpan data.
Pada skema di atas, lebih tepatnya pada flip-flop J-K di sebelah kanan, terlihat bahwa cabang R (reset) terhubung ke B0 dan nilainya 0. Cabang S (set) terhubung ke B1 yang nilainya sendiri adalah 1. Pada cabang J terhubung ke B2 dengan nilai 1, untuk clk terhubung ke B3 dimana posisi clock aktif low disini dimana mereka aktif saat nilainya 0. Selanjutnya cabang K dihubungkan ke B4 dengan nilai 1. Untuk mensimulasikan rangkaian ini harus memperhatikan keadaan jam apakah aktif high atau aktif low. Karena aktif low, maka rangkaian ini aktif pada input dengan nilai 0. Seperti yang sudah dijelaskan, rangkaian ini berada pada root S dengan nilai 0, sehingga S menjadi aktif. Pada saat S ini aktif maka nilai keluarannya adalah 1 yaitu pada bagian Q, sedangkan nilai Q’ kebalikan dari Q yaitu 0. J dan K tidak aktif karena berlogika 1 sedangkan syaratnya untuk aktif berdasarkan clock sebelumnya adalah 0. Jadi yang berperan penting disini adalah S dan K karena input S bernilai 0. Ini membuatnya aktif, jadi outputnya adalah 1 untuk Q dan 0 untuk Q'.
Berikutnya adalah rangkaian flip-flop D di sebelah kiri. Untuk flip-flop D, bagian B5 dihubungkan ke pin D dimana input yang diberikan adalah 0. Kemudian B6 dihubungkan ke clock dimana nilainya adalah 1. Kita tahu bahwa rangkaian ini sebelumnya aktif ketika dalam keadaan rendah di mana inputnya adalah 0. Dan nilai 0 di sini pada input adalah S dan D. Di sini kondisi S dan R dianggap paling banyak, kemudian dihasilkan output diambil yang dominan dan berdasarkan S:Ton karena memiliki nilai 0. Untuk menunjukkan bahwa ia aktif, menghasilkan output dengan nilai 1. Jika output itu sendiri memiliki nilai Q = 1 dan Q ' = 0. Dari sini dapat disimpulkan bahwa pada keadaan ini terlihat bahwa rangkaian aktif dalam keadaan rendah (aktif rendah). Oleh karena itu aktif untuk input dengan nilai 0. Dalam hal ini dapat dilihat bahwa output yang dihasilkan bernilai 1, sehingga Q=1, sedangkan untuk komplemen itu sendiri bernilai 0, sehingga Q' = 0.
5. Link Download [Kembali]
Link Video Percobaan 2 [klik]
Link Datasheet klik disini
Komentar
Posting Komentar